CMOS集成电路拉扎瓦(Latch up)是指电路内节点失去稳定性，造成瞬时电流突发急剧增加，甚至可使该电路永久损坏的一种严重缺陷。拉扎瓦是由于MOS中的对称性缺陷所引起的，主要有两类：垂直拉扎瓦和水平拉扎瓦。垂直拉扎瓦是指极限倍数法控制的CMOS电路结构发生垂直拉扎。水平拉扎瓦是指极限倍数法控制的CMOS电路结构发生水平拉扎。
要想避免MOS集成电路发生拉扎瓦，设计者需要采取一系列有效措施。具体而言，首先应合理选择MOS结构，使电路能够提供足够的极限倍数抑制，以有效抑制结构性欠饱和。其次，应采取多种技术措施，对极限倍数法设计采用多种技术抑制，进而减少MOS器件漏极受伤的可能性，例如采用极限倍数法设计的措施，包括重叠交叉抑制，封堵衰减，封堵反馈等。另外，还应当对MOS电路结构的拓扑布局进行优化，避免在极限倍数特别小时，MOS极限倍数过小导致击穿，以及长时间操作时静态和动态欠饱和过小而发生反向拉扎的问题。
总之，CMOS集成电路拉扎瓦是由严重的对称性缺陷所引发的，为了让MOS结构能够更好的发挥他们的作用，我们应该采取一系列措施，以最大化地抑制MOS集成电路发生拉扎瓦，保证设计的可靠性。
